⑩日本国特許庁(JP)

① 特許出願公開

母公開特許公報(A)

昭61-3118

放別記号 庁内整理番号118 D-8205-2H

砂公開 昭和61年(1986)1月9日

7514-5F 8422-5F

6615-5C

こ 審査請求 未請求 発明の数 1 (全5頁)

❷発明の名称

トランジスタ基板

②特 顧 昭59-122937

❷出 関 昭59(1984)6月16日

0発 明 東京都大田区下丸子3丁目30番2号 キャノン株式会社内 者 大久保 축 ⑦発 蚏 者 B 畏 芳 奉 東京都大田区下丸子3丁目30番2号 キャノン株式会社内 砂発 眀 者 小 俣 智 릵 東京都大田区下丸子3丁目30番2号 キヤノン株式会社内 眀 東京都大田区下丸子3丁目30番2号 の発 者 īF. 夫 キャノン株式会社内 Ŋ 包出 人 キャノン株式会社 東京都大田区下丸子3丁目30番2号 ②代 理 弁理士 猿渡 章雄 外1名

明 細 10

1 発明の名称

トランジスタ基板

2.特許額束の範囲

1 ・ 基板表面上に光準電性半導体を用いた薄膜トランジスタを配列してなるトランジスタ基板において、 鉄準膜トランジスタ上に絶線層を介して金属感光層が設けられ、 鉄金属高光層が絶極層に設けられたコンタクトホールを介して静脈トランジスタの編子電板配線に電気的に接続されていることを特徴とするトランジスタ基板。

2. 前記線子電極配線がゲート配線である特許 請求の範囲第1項に記載のトランジスタ基板。

3 . ゲート配線が半導体の下に延長する特許額 求の範囲第2項に配載のトランジスタ基板。

4 ・ 向記光導電性半導体が、非晶質、多額晶または微粧晶のシリコンである特許請求の範囲第 1 項に記載のトランジスタ基板。

5 前記非品質シリコンが水業原子またはハロ ゲン原子を有している特許請求の範囲第4項に記 戯のトランジスタ基板。

3 . 発明の詳細な説明

技业分野

本発明は静脈トランジスタ(TFT)アレイを 有する、衰気装置に用いるに適したトランジスタ 基板に関する。 更に詳しくは、 光導電性を示す半 導体からなる種膜トランジスタ(TFT)を用い たトランジスタ基板の遮光構成に関するものであ る。

背景技術

り、近接する配線との間では不必要な序**数容量を** 発生させる原因となる等の欠点を有していた。 発明の目的

本発明は、上述従来技術の欠点を除去すると同時に、TFT上に設けた遮光金属をTFTの端子 電極に接続させるものである。

発明の概要

表示安康に用いるに適した本発明のトランとれた タ店板は、上記目的を達成するために開発とれた ものであり、より詳しくは、基板裏面上に列しては、 世半導体を用いた種類トランジスタを配列レンジスタ を配送して会議を介して会議を設けられたコンタクトト 会議を介して金属と光層が設けられたコンタクトホー のを介して種類トランジスタの属子電極配数にあ のに接続されていることを特徴とするものであ る。

免引の無様の説明

本税明のトランジスタ基板を用いる表示装置の 一例として、TFTアクティブマトリックス型被

 晶表示数量の毎略断面図を除し図に示す。

第1 図を参照して、ガラス基板1上には、ス イッチング回路としてのTFTが形成されるが、 このTFTは、A1、Cィ、Cu等の金属種膜が ちなるゲート電極2、たとえばSiN:H 舟から なる層間絶録層3および光導電性半導体層4を包 合する。TFTを構成する光導電性半導体別4と しては、たとえばSi、CdS、CdSc、Cd Te、が用いられ、特に非晶質、多結晶又は単晶 質のS」が好適に用いられる。非晶質SIはH類 子又はハロゲン原子(特にF原子)を含むことが できる。月原子又はハロゲン原子はそれぞれ単独 で含まれてもよいし双方が含まれてもよい。層間 絶経暦3及び半導体暦4はグロー数電法、CVD **法等、一般に知られている多くの方法により作成** される。低温で層形成を行うにはグロー放電法を 利用することができる。

半導体層もに接続して、それぞれA1、Cr、 Cu等の金属節膜からなるソース電極5及びドレイン電極6が設けられ、このドレイン電極と接続

封入される。これら基板1 および 1 1 の外側には、更に一対の個光板 1 4 及び 1 5 が、例えばクロスニコルあるいはパラレルニコルの関係に配置され、照射光 1 6 による画像表示に供される。

第2図は、このようなTFTをマトリックス配置した時の等価回路図である。前記ゲート電極の配線が、必要な例えば走査線×」、×2、、×3、の配線は、所留の水平方向解像度を与えるにの要な例えば信号線y」、y2、の下の表に前記TFT21が各々設けられ、各々のドレインに対しの業によって共通接機される。端子23は対向電極によって共通接機されている。

この表示パキルの駆動は、例えばゲート級に面 素信号を、ソース級には駆動用電圧を走査して印 加すると(ゲート級に信号が入力されている間に 限って)、これらの電極の交点のうちの選択され た箇所でソースードレイン(ドット電桶)間が導

特開昭 61-3118 (3)

通して、ドレイン電極と対向電極との間で電場が 生じ、液晶層の液晶分子の配列状態が変化するこ とにより表示が行われる。

このTFTの面裏部の構成を、従来例との対比で、更に詳しく説明する。第3図(a)および第4図(a)は、それぞれ従来例わよび木発明の実施例によるTFT基板の単位面楽部構成を示す平

10回であり、第1図の配向層10を除く、基板しから高光層9までの構成は、第3図(a)および第4図(a)のそれぞれ A - A 線に沿う断面構成に出当する。

従来例を示す第3図(a)、ならびにそのBーB銀に沿う断面図である第3図(b) および第1 図を参照して、一面素の構成を、若干、補足財界する。本発明では半導体4として光導管性材料を用いるので、ゲート配線及びゲート電価2は、少なくとも半導体4の下では光遮光性の会属膜が肝適に用いられる。このゲート部上に第1の絶縁層3が設けられる。更にこの上に半導体層4があり、この四端にソース銀5とドレイン8が設けら

ところでこのような電光部材 9 は他の回路 裏子と交叉したり接近して、不要な浮遊容量を増したり、ショートを生じたりしないよう構成する必要がある。その為有限な配線巾と一定のビッチを限定すれば、両裏面積を少なくともこの遮光線巾だけ減じる必要があった。

前記実施例では半導体上の選光金属3aをゲート線の接続したが、本発明の他の実施例ではソース線5へ接続するものも用いられる。この動業を耐さないよう往童する必要がある。又、阿福佐を変しないようもものも用いられる。これもTFTのスイッチャるものも用いられる。

これ等ソース級、ドレイン線への接続は画案や 配線の配置に設計の任意性を与える効果を持つ。

発明の効果

このようにして得られる本発明の表示パネルは、 輝型化・コンパクト化された表示パネルとして各種パネル・ディスプレー: 例えば、時針・計

消閒昭61-3118(4)

算機等の表示板、小型テレビ、ビデオカメラ用モ ニタ及びファイング等に好適に応用出来る。

本発明のトランジスク基板の応用例として、上記においては独晶表示整理への適用例を示したが、他の機能需子と組合わせることも可能である。例えば、電気化学的発色需子として知られるエレクトロクロミーや、ELの発光素子に用いるTFTアレイとしても格用できる。

4 . 図面の簡単な説明

第1 図はTFTアクティブマトリックス型裕晶 表示を置の概略断面図、第2 図はTFTをマト リックス配置した時の年価回路図、第3 図(a) および第4 図(a)は、それぞれ従来例および本 発明の実施例によるTFT基板の単位面裏部構成 を示す平面図、第3 図(b)および第4 図(b) はそれぞれ第3 図(a)および第4 図(a)のB ーB級に沿う断面図である。

」・・・基板

2 ・・・ゲートおよびゲート線

3 - - - 部1 绝级股

14 ・・・金属電光商半導体局

5・・・ソースおよびソース線

6

7・・・表示部電極

8 · · · 第 2 绝价层


9 · · 直光層

9a・・・ゲートと接続された進光層

17.30 • • • 3 2 9 7 1 # - #


(新語): 出願人代理人 波腰 単線(1932年 (本語)

萬 7 🗵




1 1 16


第 2 図



第 3 🖾



第4図



PAT-NO:

JP361003118A

DOCUMENT-IDENTIFIER: JP 61003118 A

TITLE:

TRANSISTOR SUBSTRATE

PUBN-DATE:

January 9, 1986

INVENTOR-INFORMATION:

NAME OKUBO, YUKITOSHI OSADA, YOSHIYUKI KOMATA, TOMOJI SUGATA, MASAO

ASSIGNEE - INFORMATION:

NAME

COUNTRY

CANON INC

N/A

APPL-NO: JP59122937

APPL-DATE: June 16, 1984

INT-CL (IPC): G02F001/133, H01L027/12, H01L029/78,

G09F009/35

US-CL-CURRENT: 257/59, 257/435 , 257/659

ABSTRACT:

PURPOSE: To minimize wiring of a light shielding metal by providing a metallic light shielding layer on a thin film transistor through an insulating layer, and connecting electrically the metallic light shielding layer to the terminal electrode wiring of the thin film transistor

through a contact hole provided on the insulating layer.

CONSTITUTION: On a glass substrate 1, a TFT being a

switching circuit is formed, but this TFT contains a gate electrode 2 consisting of a metallic thin film, layer insulating layer 3 and a photoconductive semiconductor layer 4. A source electrode 5 and a drain electrode 6 are provided by being connected to the semiconductor layer 4. The second insulating layer is provided to cover such a TFT structure, and a metallic light shielding layer 9a is provided on a part for covering the semiconductor layer 4 on this insulating layer 8. The light shielding metal 9a is connected onto the gate line 2 through a contact hole 30 provided on the first insulating layer and the second insulating layer.

COPYRIGHT: (C) 1986, JPO&Japio